Name: Giới thiệu Hội thảo trực tuyến về Đặc tả CXL 4.0 (Introducing the CXL 4.0 Specification Webinar)
Uploaded: 2026-03-08T00:09:18.000Z
Duration: 58 min 35 s
Description: Thousands of YouTube videos with English-Chinese subtitles! Now you can learn to understand native speakers, expand your vocabulary, and improve your pronunciation...

Chào buổi sáng và chào buổi chiều.

Thank you for attending the CXL Consortium CXL 4.0 Specification Webinar.

Cảm ơn quý vị đã tham dự Hội thảo trực tuyến về Đặc tả CXL 4.0 của CXL Consortium.

Today's webinar is presented by Dabendra Da Sharma and Mahesh Natu.

Hội thảo trực tuyến hôm nay được trình bày bởi Dabendra Da Sharma và Mahesh Natu.

I will hand it off to Dabendra to begin the webinar.

Tôi xin nhường lời cho Dabendra để bắt đầu buổi hội thảo.

It's an honor to present this webinar with Mahesh Natu on behalf of CXL Consortium Compute Express Link or CXL for short.

Thật vinh dự khi được trình bày hội thảo trực tuyến này cùng Mahesh Natu thay mặt cho CXL Consortium Compute Express Link hay CXL.

Đây là một tiêu chuẩn ngành mở.

The consortium has 280plus members worldwide.

Tập đoàn có hơn 280 thành viên trên toàn thế giới.

The current set of board members are listed here.

Danh sách các thành viên hội đồng quản trị hiện tại được liệt kê ở đây.

So this is a timeline of the CXL specification.

Vậy đây là dòng thời gian của đặc tả CXL.

But basically since over the last six plus years we have been through multiple revisions of the specification, in each, each revision of the specification we have added new features, new usage models or we have increased the frequency in order to get more bandwidth and all of these evolutions and we'll talk more about that in the upcoming slides.

Nhưng về cơ bản, trong hơn sáu năm qua, chúng ta đã trải qua nhiều phiên bản của đặc tả, trong mỗi phiên bản, chúng ta đã bổ sung các tính năng mới, các mô hình sử dụng mới hoặc tăng tần suất để có băng thông cao hơn và tất cả những sự phát triển này, chú

But in throughout all of these, the key thing to remember is even as we keep adding things, we have evolved the specification in a fully backwards compatible manner.

Nhưng xuyên suốt tất cả những điều này, điều quan trọng cần nhớ là ngay cả khi chúng ta tiếp tục bổ sung, chúng ta đã phát triển đặc tả theo cách thức tương thích ngược hoàn toàn.

In other words, if you take a design that was done for done to CXL 3.0, it will still interoperate with a design that was done to CXL 1.1.

Nói cách khác, nếu bạn lấy một thiết kế được thực hiện cho CXL 3.0, nó vẫn sẽ hoạt động với một thiết kế được thực hiện cho CXL 1.1.

And that's the promise of backwards compatibility.

Và đó là lời hứa về khả năng tương thích ngược.

Đây là chương trình nghị sự cho ngày hôm nay.

We'll talk about the industry landscape and how CXL fits in there.

Chúng ta sẽ nói về bối cảnh ngành và CXL phù hợp với nó như thế nào.

Then we are going to talk about the past three generations of CXL in the context of the different computing challenges that it addressed.

Tiếp theo, chúng ta sẽ nói về ba thế hệ CXL gần đây trong bối cảnh các thách thức điện toán khác nhau mà nó đã giải quyết.

Then we will do the deep dive to CXL 4.0 and finally conclude.

Sau đó, chúng ta sẽ đi sâu vào CXL 4.0 và cuối cùng là kết luận.

When we look at the industry landscape today, we see some clear megatrends emerge.

Khi chúng ta nhìn vào bối cảnh ngành ngày nay, chúng ta thấy một số xu hướng lớn rõ ràng nổi lên.

Điện toán đám mây đã trở nên phổ biến.

Networking and edge computing is increasingly using the cloud infrastructure.

Mạng và điện toán biên ngày càng sử dụng cơ sở hạ tầng đám mây.

Tất nhiên là AI có mặt ở khắp mọi nơi.

There is basically an insatiable demand for compute memory and I o heterogeneous processing is mainstream and we are deploying different types of compute to solve different types of problems.

Về cơ bản có một nhu cầu không ngừng về bộ nhớ tính toán và I/O, xử lý không đồng nhất là xu hướng chủ đạo và chúng ta đang triển khai các loại hình tính toán khác nhau để giải quyết các loại vấn đề khác nhau.

So general purpose CPUs, GPGPUs, custom ASICs, FPGAs.

Vì vậy, CPU đa năng, GPGPU, ASIC tùy chỉnh, FPGA.

Each of them has a place in the in this compute continuum and they are used to solve specific class of problems.

Mỗi loại đều có vị trí trong chuỗi tính toán này và chúng được sử dụng để giải quyết một lớp vấn đề cụ thể.

Now in addition to that demand for this heterogeneous computing, what we see is the need for increased memory capacity and memory bandwidth in platforms.

Giờ đây, ngoài nhu cầu về điện toán không đồng nhất này, chúng ta còn thấy nhu cầu về dung lượng bộ nhớ và băng thông bộ nhớ tăng lên trong các nền tảng.

For quite a while now we have been bottlenecked on the memory side in Order to deliver the power efficient performance.

Trong một thời gian khá dài, chúng ta đã bị tắc nghẽn ở phía bộ nhớ để mang lại hiệu suất tiết kiệm năng lượng.

Now let's talk about the computing challenges with cxl.

Bây giờ chúng ta hãy nói về những thách thức tính toán với CXL.

So CXL is built on PCI Express infrastructure, PCI Express, it works really well for a large class of IO needs.

Vì vậy, CXL được xây dựng trên cơ sở hạ tầng PCI Express, PCI Express hoạt động rất tốt cho một lớp nhu cầu I/O lớn.

But there are some emerging applications that require additional protocol semantics for for delivering this power efficient performance that we need.

Nhưng có một số ứng dụng mới nổi yêu cầu ngữ nghĩa giao thức bổ sung để mang lại hiệu suất tiết kiệm năng lượng mà chúng ta cần.

PCI Express is fundamentally a non coherent interface.

PCI Express về cơ bản là một giao diện không nhất quán.

So new usage models like I talked about, those that need heterogeneous computing with finer grained data sharing, things like AI use cases, machine learning use cases, some of the smart NICs that people are deploying, they need more than the non coherency semantics.

Vì vậy, các mô hình sử dụng mới như tôi đã nói, những mô hình cần điện toán không đồng nhất với chia sẻ dữ liệu chi tiết hơn, các trường hợp sử dụng như AI, các trường hợp sử dụng học máy, một số NIC thông minh mà mọi người đang triển khai, chúng cần nhiề

They need basically the coherency and memory semantics.

Về cơ bản, chúng cần sự nhất quán và ngữ nghĩa bộ nhớ.

So let me try to explain that with the diagram here.

Vì vậy, hãy để tôi cố gắng giải thích điều đó bằng sơ đồ ở đây.

Now the picture on the left represents the world with PCI Express.

Giờ thì hình bên trái đại diện cho thế giới với PCI Express.

And then the 1:1 on the right would be with CXL where we include the coherency and memory semantics.

Và hình 1:1 bên phải sẽ là với CXL, nơi chúng ta bao gồm tính nhất quán và ngữ nghĩa bộ nhớ.

On the left side, system memory, which is basically DDR today, that's cachable memory, but

Ở phía bên trái, bộ nhớ hệ thống, về cơ bản là DDR ngày nay, đó là bộ nhớ có thể cache, nhưng

only within the context of the CPU hierarchy.

chỉ trong phạm vi phân cấp của CPU.

So any access from the PCI Express devices, whether it is your GPUs or FPGA, or any other purpose built AI accelerator to that system memory, it happens through memory read and writes, those are non coherent on PCI Express.

Vì vậy, mọi truy cập từ các thiết bị PCI Express, dù là GPU, FPGA của bạn hay bất kỳ bộ tăng tốc AI chuyên dụng nào khác đến bộ nhớ hệ thống đó, đều diễn ra thông qua các thao tác đọc và ghi bộ nhớ, những thao tác này không nhất quán trên PCI Express.

So a PCI Express device, it cannot cache a memory address to exploit either a temporal locality or a special locality, or even share data coherently, seamlessly back and forth with other entities.

Do đó, một thiết bị PCI Express không thể cache một địa chỉ bộ nhớ để tận dụng tính cục bộ về thời gian hoặc không gian, hoặc thậm chí chia sẻ dữ liệu một cách nhất quán, liền mạch qua lại với các thực thể khác.

So fundamentally what happens is that the root complex inside the cpu, it enforces the PCI expresses producer, consumer ordering model.

Vì vậy, về cơ bản, điều xảy ra là root complex bên trong CPU sẽ thực thi mô hình sắp xếp theo kiểu nhà sản xuất, người tiêu dùng của PCI Express.

And what that translates to is things like PCI writes or atomic operations, they go through a write cache in the root complex inside the CPU and the reads are delta as coherent snapshots.

Và điều đó dịch ra là các thao tác ghi PCI hoặc các phép toán nguyên tử sẽ đi qua một cache ghi trong root complex bên trong CPU, còn các thao tác đọc là ảnh chụp nhanh nhất quán.

And by the same token, if you have memory that is attached to a PCI Express device, let's say you know, your HBM inside the GPU that cannot be accessed coherently by other entities, they're only accessed non coherently using PCI Express.

Và tương tự, nếu bạn có bộ nhớ được gắn vào thiết bị PCI Express, ví dụ như HBM bên trong GPU, bộ nhớ đó không thể được truy cập một cách nhất quán bởi các thực thể khác, chúng chỉ được truy cập không nhất quán bằng PCI Express.

And again, this non coherent access on the PCI Express model, it works really well for a large class of streaming IO operations.

Và một lần nữa, truy cập không nhất quán trên mô hình PCI Express này hoạt động rất tốt cho một lớp lớn các thao tác I/O truyền dữ liệu.

You know, whether it is networking, traditional networking, storage, even coarse grained offload accelerators, where you move your entire data structure back and forth between system memory to the accelerator for specific functions.

Bạn biết đấy, dù là mạng, mạng truyền thống, lưu trữ, ngay cả các bộ tăng tốc offload dạng thô, nơi bạn di chuyển toàn bộ cấu trúc dữ liệu của mình qua lại giữa bộ nhớ hệ thống và bộ tăng tốc cho các chức năng cụ thể.

Điều đó hoạt động tốt bây giờ.

But for this emerging classes of applications that are being deployed for doing AI and ML or Even for the SmartNet kind of usages, we need finer grained heterogeneous processing where your CPUs, GPUs, FPGAs, purpose built accelerators, even near memory processing entities, they want to access parts of the data structure and they want to do that very collaboratively and simultaneously with each other.

Nhưng đối với các lớp ứng dụng mới nổi này đang được triển khai cho AI và ML hoặc thậm chí cho các mô hình sử dụng SmartNet, chúng ta cần xử lý đa dạng hóa với độ chi tiết cao hơn, nơi CPU, GPU, FPGA, bộ tăng tốc chuyên dụng, ngay cả các thực thể xử lý gầ

So that's where moving your entire data structure back and forth suffers the latency as well as bandwidth overhead.

Vì vậy, đó là lý do tại sao việc di chuyển toàn bộ cấu trúc dữ liệu của bạn qua lại làm tăng độ trễ cũng như chi phí băng thông.

So that's basically what CXL did in order to solve the first challenge, which is around this heterogeneous compute by introducing coherency and memory semantics on top of PCI Express in order to, in order to perform heterogeneous processing efficiently.

Vì vậy, về cơ bản, đó là những gì CXL đã làm để giải quyết thách thức đầu tiên, đó là về tính toán đa dạng hóa này bằng cách giới thiệu ngữ nghĩa về tính nhất quán và bộ nhớ trên PCI Express để, để thực hiện xử lý đa dạng hóa một cách hiệu quả.

So this enables the devices to cache the system memory as well as to cache the memory of other devices in a seamless manner.

Điều này cho phép các thiết bị cache bộ nhớ hệ thống cũng như cache bộ nhớ của các thiết bị khác một cách liền mạch.

Now let's talk about the challenge number two.

Bây giờ chúng ta hãy nói về thách thức số hai.

As I said before, memory has been, you know, a scalability concern for quite a while.

Như tôi đã nói trước đây, bộ nhớ đã là một mối quan tâm về khả năng mở rộng trong một thời gian khá dài.

So if you look at the picture on the left, the memory bandwidth per CPU core is going down and you can, you know, you can extend the same picture for other type of computing entities.

Vì vậy, nếu bạn nhìn vào hình bên trái, băng thông bộ nhớ trên mỗi lõi CPU đang giảm và bạn có thể, bạn biết đấy, bạn có thể mở rộng cùng một hình ảnh cho các loại thực thể tính toán khác.

Also, as shown in the middle figure, the cost of the memory for every bit is kind of flattening out.

Ngoài ra, như thể hiện trong hình giữa, chi phí bộ nhớ cho mỗi bit đang dần ổn định.

So as we are adding more and more memory into the platform, we are basically increasing the cost of the memory as a total fraction of the system cost.

Vì vậy, khi chúng ta thêm ngày càng nhiều bộ nhớ vào nền tảng, về cơ bản chúng ta đang tăng chi phí bộ nhớ như một phần tổng thể chi phí hệ thống.

So costs are increasing, bandwidth is not keeping up.

Vì vậy, chi phí đang tăng, băng thông thì không theo kịp.

Đó là hai hình đầu tiên ở đó.

The demand is exploding, as you can see on the picture on the right hand side, which is what you expect to see in this AI ML era.

Nhu cầu đang bùng nổ, như bạn có thể thấy ở hình bên phải, đó là điều bạn mong đợi trong kỷ nguyên AI ML này.

So basically we have a memory wall here, right?

Vì vậy, về cơ bản chúng ta có một bức tường bộ nhớ ở đây, đúng không?

So we can of course keep on adding more DDR channels, more memory channels, as we have been doing.

Vì vậy, tất nhiên chúng ta có thể tiếp tục thêm nhiều kênh DDR, nhiều kênh bộ nhớ hơn, như chúng ta vẫn làm.

But even with that we are not keeping up, as you can see.

Nhưng ngay cả với điều đó, chúng ta vẫn không theo kịp, như bạn có thể thấy.

And fundamentally the key reason for this mismatch is the scaling inefficiency that you have inherent with a parallel DDR interface.

Và về cơ bản, lý do chính cho sự không khớp này là sự kém hiệu quả về khả năng mở rộng vốn có với giao diện DDR song song.

So even adding more and more DDR channel, it significantly adds to the platform costs and also introduces signal integrity challenges when you are having that many wires that are running around in your, in your board.

Vì vậy, ngay cả khi thêm ngày càng nhiều kênh DDR, nó cũng làm tăng đáng kể chi phí nền tảng và còn gây ra các thách thức về tính toàn vẹn tín hiệu khi bạn có quá nhiều dây chạy xung quanh trên bo mạch của mình.

So in principle PCI Express pins are a great alternative and that's what we will show that how we turn that principle to reality due to their because of the superior bandwidth on a per pin basis.

Vì vậy, về nguyên tắc, các chân PCI Express là một giải pháp thay thế tuyệt vời và đó là điều chúng tôi sẽ chứng minh cách chúng tôi biến nguyên tắc đó thành hiện thực nhờ băng thông vượt trội trên mỗi chân.

Vì vậy, hãy để tôi đưa ra một ví dụ.

If you have a X16 PCI Express 7.0, which basically runs at 128 giga transfers per second, you need 64 signal pins, the raw bandwidth 512 gigabytes per second.

Nếu bạn có một X16 PCI Express 7.0, về cơ bản chạy ở tốc độ 128 giga truyền mỗi giây, bạn cần 64 chân tín hiệu, băng thông thô là 512 gigabyte mỗi giây.

Now if you take a DDR5, 8000 mega transfers per second, that's about 200 signal pins and you get 64 gigabytes per second.

Bây giờ nếu bạn lấy một DDR5, 8000 mega truyền mỗi giây, đó là khoảng 200 chân tín hiệu và bạn nhận được 64 gigabyte mỗi giây.

So you can see 64 signal pins for 512 gigabytes per second versus 200 signal pins delivering 64 gigabytes per second.

Vì vậy, bạn có thể thấy 64 chân tín hiệu cho 512 gigabyte mỗi giây so với 200 chân tín hiệu cung cấp 64 gigabyte mỗi giây.

It's about a 225 X per pin band difference in bandwidth.

Đó là sự khác biệt về băng thông trên mỗi chân khoảng 225 lần.

And that difference is keep is going to keep on increasing as PCI Express keeps doubling its data rate, right every two to three years.

Và sự khác biệt đó sẽ tiếp tục tăng lên khi PCI Express tiếp tục tăng gấp đôi tốc độ dữ liệu, đúng không, cứ sau hai đến ba năm.

Now additionally, with the PCI Express kind of a form factor, the device is not constrained to be placed next to the CPU.

Ngoài ra, với yếu tố dạng của PCI Express, thiết bị không bị giới hạn phải đặt cạnh CPU.

So thermal challenges like hey, you must be within 15 watts, those restrictions don't exist or you can relax those restrictions and you can deliver even better memory performance.

Vì vậy, các thách thức về nhiệt như "này, bạn phải nằm trong phạm vi 15 watt", những hạn chế đó không tồn tại hoặc bạn có thể nới lỏng những hạn chế đó và bạn có thể cung cấp hiệu suất bộ nhớ tốt hơn nữa.

And CXL solves this problem, this challenge, by offering memory semantics.

Và CXL giải quyết vấn đề này, thách thức này, bằng cách cung cấp ngữ nghĩa bộ nhớ.

Most importantly, it is agnostic to the type of the memory technology that is deployed.

Quan trọng nhất, nó không phụ thuộc vào loại công nghệ bộ nhớ được triển khai.

So you can even deploy cheaper memory there to keep your costs under control.

Vì vậy, bạn thậm chí có thể triển khai bộ nhớ rẻ hơn ở đó để kiểm soát chi phí của mình.

You don't need to have the most expensive type of memory.

Bạn không cần phải có loại bộ nhớ đắt tiền nhất.

So this is where our memory semantics helps with addressing the capacity challenges, the cost challenges, the bandwidth challenges, and

Vì vậy, đây là lúc ngữ nghĩa bộ nhớ của chúng tôi giúp giải quyết các thách thức về dung lượng, thách thức về chi phí, thách thức về băng thông và

sau đó là các thách thức về khả năng mở rộng.

It also provides a pathway for enabling new type of memory technologies like persistent memory along with the traditional DDR.

Nó cũng cung cấp một con đường để cho phép các loại công nghệ bộ nhớ mới như bộ nhớ bền vững cùng với DDR truyền thống.

So the first two challenges were solved with or addressed with CXL 1.0.

Vì vậy, hai thách thức đầu tiên đã được giải quyết hoặc giải quyết với CXL 1.0.

So let's talk a little bit about the approach that CXL took.

Vì vậy, chúng ta hãy nói một chút về cách tiếp cận mà CXL đã thực hiện.

Basically we have a three pronged approach and it's done to ensure the ease of ecosystem adoption along with while delivering the power efficient performance that we need.

Về cơ bản, chúng tôi có một cách tiếp cận ba mũi nhọn và điều này được thực hiện để đảm bảo sự dễ dàng chấp nhận của hệ sinh thái đồng thời mang lại hiệu suất tiết kiệm năng lượng mà chúng ta cần.

First, CXL is built on top of PCI Express infrastructure with totally leverage PCI Express.

Đầu tiên, CXL được xây dựng trên cơ sở hạ tầng PCI Express và tận dụng hoàn toàn PCI Express.

Như bạn có thể thấy trên hình ảnh ở đây.

Basically there are three protocols that run on top of PCI Express.

Về cơ bản, có ba giao thức chạy trên PCI Express.

Five CXL IO, which is fundamentally PCI Express.

It's done for all the IO traditional IO type of things.

Điều này được thực hiện cho tất cả các loại thiết bị IO truyền thống.

CXL CAS is for caching semantics and CXL MEM for memory semantics.

CXL CAS dành cho ngữ nghĩa bộ nhớ đệm và CXL MEM dành cho ngữ nghĩa bộ nhớ.

And they get multiplexed and sent out on the PCI Express file.

Và chúng được đa hợp và gửi ra trên đường truyền PCI Express.

CXL IO is basically identical to PCI Express is used for things like device discovery, event reporting errors, those kind of things.

CXL IO về cơ bản giống hệt PCI Express, được sử dụng cho các tác vụ như khám phá thiết bị, báo cáo sự kiện, lỗi, những thứ tương tự.

I O virtualization services, direct memory access.

Dịch vụ ảo hóa IO, truy cập bộ nhớ trực tiếp.

Subtitles ListPlay Video

Giới thiệu Hội thảo trực tuyến về Đặc tả CXL 4.0 (Introducing the CXL 4.0 Specification Webinar)

sort

entire

essentially

process